VC SpyGlass层次化流程加速DPU大芯片的CDC和RDC验证收敛效率
SNUG China 2023
2023
27 页
VC SpyGlass层次化流程加速DPU大芯片的CDC和RDC验证收敛效率
会议: SNUG China 2023
作者: 浦香君 (云豹智能芯片设计经理)
日期: 2023年9月8日
页数: 27
源文件: SNUG_CN_Xu_VC SpyGlass层次化流程 加速D_paper.pdf
概述
DPU 数据处理单元（Data Processing Unit）大芯片设计面临跨时钟域 CDC和复位域交叉 RDC验证的巨大挑战。随着设计规模增长到数亿门，传统的扁平化 CDC/RDC 分析运行时间和内存成为瓶颈。
本文介绍了 VC SpyGlass 的层次化设计 Hierarchical Design流程，通过自底向上的方法加速大规模 DPU 芯片的 CDC/RDC 验证： - 在模块级执行初始 CDC/RDC 分析 - 生成模块级抽象模型 - 在顶层执行跨模块 CDC/RDC 验证 - 显著减少运行时间和内存消耗
图片索引
共 118 张图片（PPT 型），存放于对应 _images/ 目录。